1. CMOS输入电阻
门电路的输入端对电源与地的电阻很大，因此在外部接个100KΩ一下的电阻到地等同于接地，即为加上低电平，如果该电阻是接到电源端，就等同于加上高电平；
2. cmos输入电阻大还是小
上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。
1、当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须使用上拉电阻，以提高输出的高电平值。
3、为增强输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗， 提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。
6、提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻是电阻匹配，有效的抑制反射波干扰。
3. cmos输入电阻怎么看高低电平
CMOS电平逻辑电平电压接近于电源电压，0 逻辑电平接近于 0V。而且具有很宽的噪声容限。
TTL电平和CMOS电平总结 1，TTL电平： 输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。2，CMOS电平： 1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且具有很宽的噪声容限。3，电平转换电路： 因为TTL和COMS的高低电平的值不一样（ttl 5v<＝＝>cms 3.3v），所以互相连接时需要电平的转换4，OC门，即集电极开路门电路。
4. cmos输入电阻为零
cmos三态门（英语：Three-state gate）是一种重要的总线接口电路。
三态门都有一个EN控制使能端，来控制门电路的通断。
三态门的工作原理： 当控制端E=1时，输出=输入，此时总线由该器件驱动，总线上的数据由输入数据决定； 当控制端E=0时，输出端呈高阻抗状态，该器件对总线不起作用。
当寄存器输出端接至三态门，再由三态门输出端与总线连接起来，就构成三态输出的级冲寄存器。
就是一个4位的三态输出缓冲寄存器。由于这里采用的是单向三态门，所以数据只能从寄存器输出到数据总线。如果要实现双向传送，则要用双向三态门。
5. cmos输入电阻接地
一端“接10k电阻到地”相当于接逻辑0。如果一端接了逻辑1，输出应该是1*0的相反值，即是1，不可能是0。如果输出是0，只可能是输出脚对地短路了，或器件本身是坏的。
6. cmos输入电阻多少为1多少为0
如果接到地就是相当于接低电平，因为CMOS的输入阻抗非常高（大致10^12欧姆） 1、CMOS输入端是不允许悬空的，必须要接到某个固定的电平上，否则极高的输入阻抗，会使输入端由于空间电磁场的影响产生高频振荡，甚至导致该器件的其它部分也不能正常工作。 2、接一个较大的电阻到地（或上拉），可以减低功耗（其它输出对这个端口的功耗），同时满足应用的要求。
觉得有用点个赞吧